소비가전쇼 08에 등장한 USB 3.0 커넥터와 소켓.. 실재 동작과 관련한 내용은 공개되진 않았고 외형만 공개된
상태라고함.. 4.7Gb/s의 전송률을 가지고 있으며 기존 480Mb/s의 제한과 비교해서 10배 정도의 성능 향상.. 현재
사용되고 있는 USB 1.1/2.0과 하위 호환성 또한 유지한다고 함.. 기존의 접속부보다 좀더 내부에 핀이 위치해서 하위
호환이 가능 하다는 소식이.. 관련 이미지는 원문의 링크를 참고하시기 바랍니다..
출처 : http://www.reghardware.co.uk/2008/01/09/ces_usb_3_revealed/
2008년 1월 10일 목요일
2008년 1월 9일 수요일
AMD LCD TV를 위한 Xilleon 패널 프로세서의 베일을 벗기다
AMD는 LCD 디지털 TV를 위한 새로운 Xilleon 패널 프로세서 제품군을 선보였습니다. AMD Xilleon 410,
411, 420그리고 421 프로세서 제품군은 제품의 제조 단가를 줄이면서 TV 브랜드 차이에 따른 디자인의 유연함과 시스템
통합에 도움을 주면서 영상 퀄리티는 Full HD 해상도를 제공하도록 디자인 되었습니다.
"Xilleon 패널 프로세서는 AMD의 강화된 phase-plane 상호연관 기술을 기반으로 하여 모션 보정과 프레임 레이트 변환기능을 제공하고 Full HD 해상도를 지원하는 100Hz/120Hz LCD TV의 고화질 영상 처리를 지원합니다."
프로세서의 중요한 기능은 바로 24Hz/60Hz의 영화와 비디오의 입력신호를 분석하고 영상 프레임 사이의 모션을 결정하여 120Hz로 변환하는 것과 지능적으로 "in-between" 모션이라고 알려진 특유의 깨끗한 추가적인 내용의 프레임을 생성하는 것 입니다. 제조사들이 자신들의 TV의 커스터마이징을 위한 최상의 유연성을 제공하기 위해 AMD 패널 프로세서는 높은 수준의 프로그래밍 가능성과 LCD 패널 하부시스템이나 TV 마더보드에 통합할 수 있는 기능을 제공합니다.
"이 진보한 기술은 삼성 전자 특허의 120Hz 모션 보정된 프레임 보간(McFi) 솔루션에서 채택되었습니다."
삼성의 McFi 솔루션과 AMD의 Xilleon 패널 프로세서에 기반한 미쯔비시의 MZW 시리즈의 120Hz LCD TV들은 현재 일본에서 3가지 크기의 제품이 존재 합니다.
"영화와 비디오 신호 처리를 위한 AMD Xilleon 패널 프로세서는 추가적으로 AMD Xilleon 브랜드에 디지털과 아날로그 신호 수신, 그래픽, 영상처리, 비디오 디코딩, 디지털 TV를 위한 멀티미디어가 융합된 system-on-chip (SOC) 솔루션을 포함합니다. AMD Xilleon 프로세서 SOC 솔루션은 현재 Samsung, Mitsubishi 그리고 Westinghouse와 같은 선도적인 업체들에 의해 사용되고 있습니다."
출처 : http://www.digitimes.com/bits_chips/a20080108PR200.html
"Xilleon 패널 프로세서는 AMD의 강화된 phase-plane 상호연관 기술을 기반으로 하여 모션 보정과 프레임 레이트 변환기능을 제공하고 Full HD 해상도를 지원하는 100Hz/120Hz LCD TV의 고화질 영상 처리를 지원합니다."
프로세서의 중요한 기능은 바로 24Hz/60Hz의 영화와 비디오의 입력신호를 분석하고 영상 프레임 사이의 모션을 결정하여 120Hz로 변환하는 것과 지능적으로 "in-between" 모션이라고 알려진 특유의 깨끗한 추가적인 내용의 프레임을 생성하는 것 입니다. 제조사들이 자신들의 TV의 커스터마이징을 위한 최상의 유연성을 제공하기 위해 AMD 패널 프로세서는 높은 수준의 프로그래밍 가능성과 LCD 패널 하부시스템이나 TV 마더보드에 통합할 수 있는 기능을 제공합니다.
"이 진보한 기술은 삼성 전자 특허의 120Hz 모션 보정된 프레임 보간(McFi) 솔루션에서 채택되었습니다."
삼성의 McFi 솔루션과 AMD의 Xilleon 패널 프로세서에 기반한 미쯔비시의 MZW 시리즈의 120Hz LCD TV들은 현재 일본에서 3가지 크기의 제품이 존재 합니다.
"영화와 비디오 신호 처리를 위한 AMD Xilleon 패널 프로세서는 추가적으로 AMD Xilleon 브랜드에 디지털과 아날로그 신호 수신, 그래픽, 영상처리, 비디오 디코딩, 디지털 TV를 위한 멀티미디어가 융합된 system-on-chip (SOC) 솔루션을 포함합니다. AMD Xilleon 프로세서 SOC 솔루션은 현재 Samsung, Mitsubishi 그리고 Westinghouse와 같은 선도적인 업체들에 의해 사용되고 있습니다."
출처 : http://www.digitimes.com/bits_chips/a20080108PR200.html
2008년 1월 8일 화요일
Warner Blu-ray의 손을 들다
팽팽한 대결구도였던 HD-DVD와 Blu-Ray의 싸움속에 Warner가 HD-DVD를 포기하고 Blu-ray의 손을 들어줬다는
소식입니다. 이로서 시장의 균형은 Blu-ray쪽으로 기우는듯 하며 과연 HD미디어 표준 경쟁의 최후의 승자는 Sony의
Blu-ray가 될것인지.. 만약 그렇게 된다면 PS3의 부진을 만회할 수 있는 기회가 될걸로 예상이 됩니다.
현
재 Blu-ray를 채택한 회사는 Walt Disney, 20th Century Fox, MGM, Lionsgate,
Warner 그리고 Sony로 시장의 약 70%정도에 해당한다고 하며 HD-DVD의 경우 Paramount와 Universal
두회사 뿐이며 HD-DVD의 경우 도시바, MS, 인텔이 현재 밀고 있는 상황 이지만 게임은 이제 종반을 향해 가는 듯한 분위기
입니다.
출처 : http://www.rage3d.com/index.php?cat=85#newsid33912759
PCI-Express 2.0
링크 스피드와 대역 용량
PCI-E가 기존의 PCI 방식에서 변화한 점은 핀수의 감소를 통해 인터페이스가 좀더 단순해 졌는데 이를 가능하게 한 것은 바로 저압 차동 신호(LVDS) 쌍을 이용했기 때문이며 이는 단순한 2와이어 접속이 클럭당 1비트의 전송이 가능했던 반면 방향당 한쌍의 구성을 통해 양방향 동시 데이터 소통이 가능하게 된것으로 이를 통해 효과적으로 사이클당 2비트의 데이터가 전송이 가능하게 되었으며 이는 기존의 2배의 소통량으로 증가를 의미합니다.
이러한 4개의 핀은 하나의 "Lane"을 이루고 이는 데이터와 클럭신호를 동시에 보내는 방식이며 이러한 PCI-E 인터페이스의 대역을 증가 시키는 방법으로는 클럭 주파수 상승과 병렬화된 경로의 증가가 있는데 현재 사용중인 PCI-E 1.0의 x1, x2, x4, x8, x16그리고 x32 와 같은 표기는 앞서 언급한 대역 상승 방식중 클럭 주파수의 차이를 의미하는게 아니고 Lane수의 차이를 의미(모든 슬롯의 동작 주파수는 동일)하며 이는 배수의 증가와 함께 슬롯의 크기가 커질 것이라는 것을 예상 할 수 있습니다. 덧붙여 PCI-E 1.0의 x32의 경우 PCI-E 2.0의 x16과 같은 대역을 제공합니다.
위 이미지의 왼쪽 파트의 경우 전원, 접지, 레퍼런스 전압, 제어신호 등의 접속부 이기때문에 모든 장비에 공통 파트이며 오른쪽의 경우 Lane 수의 증가에 따라 길어질 수 있으며 현재 대역의 제한은 슬롯의 기계적인 크기의 제한과 같은 상황입니다.
현재 가용중인 PCI-E 1.x와 2.0의 차이는 바로 클럭 주파수의 증가를 통한 대역의 증가가 차이이며 2.0 슬롯의 경우 하위 호환성을 제공합니다. 하지만 앞서 언급한 모든 슬롯의 동작 주파수가 동일하다는 특징을 기억한다면 2.0 슬롯에 1.x 장비를 장착하게 될 경우 모든 슬롯의 동작 주파수가 1.x의 클럭 주파수로 다운되어 성능을 희생해야한다는 특징이 있다는 것을 알 수 있습니다.
위의 표에 언급된 PCI-e 3.0의 경우 현재 개발중인 인터페이스 이며 2.0의 두배의 대역 그리고 현재 사용중인 하위 인터페이스 장비와의 호환성은 PCI-E 2.0과 마찬가지로 제공할 예정이라고 하며 현재 데이터 전송 구조인 8bit 데이터/10bit 시그널 구조로 인한 20%의 오버헤드(실재 전송할 양은 8비트이지만 시그널 구조가 10비트이기 때문에 8비트 전송할 양을 10비트 전송해야되는 문제..)와 관련해서도 근본적인 데이터/시그널 구조의 개선이 있을걸로 예상되고 있습니다.
! 1/GT는 1기가트렌스퍼로 10억을 의미
PCI-Express 하위 호환성
PCI-E 인터페이스는 physical (PHY), data link layer (DLL) 그리고 transaction layer (TL)의 세개의 독특한 모듈로 구성되어 있으며 각 모듈은 서로 독립적인 형태로 서로 영향을 미치지 않는 다고합니다.
위의 표와 같이 물리적인 버스 스피드의 경우 100Mhz로 모두 동일하지만 배수는 모두 다른 형태입니다. PCI-E 배수의 경우 고정적(메인보드의 장비 인식측면은 제외)이며 PCI-E 3.0의 경우 더욱 높은 배수의 사용을 통해 성능을 올리는 CPU의 배수 개념과 비슷한 형태의 성능 향상이라고 볼 수 있습니다.
앞서 언급한 PCI-E 2.0 슬롯에 1.x 장비를 사용하면 클럭이 다운되는 것과 같이 2.0장비를 1.x 슬롯에 사용할 경우 이와 같은 성능 하락이 있으며 이와 같은 모든 경우 시스템은 낮은 주파수로 동작하는 장비에 맞추게 된다는 것을 알 수 있습니다.
PCI-E 2.0 장비의 경우 모두 하위 호환성을 갖도록 만들어 졌지만 일부 PCI-E 1.x 메인보드에서 VGA를 찾을수 없다고 나오는 것은 PCI-E 2.0 장비를 사용했기 때문은 아니라는 것을 알 수 있으며 일부 문제가 발생하는 보드의 경우 VGA가 아닌 보드의 문제로 보는것이 맞다고 볼 수 있으며 업그레이드 시 이와 관련해서 자신이 구성하고자 하는 조합에 대해 알아보고 진행하는 것을 권장합니다.
원문 : http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3192&p=1
PCI-E가 기존의 PCI 방식에서 변화한 점은 핀수의 감소를 통해 인터페이스가 좀더 단순해 졌는데 이를 가능하게 한 것은 바로 저압 차동 신호(LVDS) 쌍을 이용했기 때문이며 이는 단순한 2와이어 접속이 클럭당 1비트의 전송이 가능했던 반면 방향당 한쌍의 구성을 통해 양방향 동시 데이터 소통이 가능하게 된것으로 이를 통해 효과적으로 사이클당 2비트의 데이터가 전송이 가능하게 되었으며 이는 기존의 2배의 소통량으로 증가를 의미합니다.
이러한 4개의 핀은 하나의 "Lane"을 이루고 이는 데이터와 클럭신호를 동시에 보내는 방식이며 이러한 PCI-E 인터페이스의 대역을 증가 시키는 방법으로는 클럭 주파수 상승과 병렬화된 경로의 증가가 있는데 현재 사용중인 PCI-E 1.0의 x1, x2, x4, x8, x16그리고 x32 와 같은 표기는 앞서 언급한 대역 상승 방식중 클럭 주파수의 차이를 의미하는게 아니고 Lane수의 차이를 의미(모든 슬롯의 동작 주파수는 동일)하며 이는 배수의 증가와 함께 슬롯의 크기가 커질 것이라는 것을 예상 할 수 있습니다. 덧붙여 PCI-E 1.0의 x32의 경우 PCI-E 2.0의 x16과 같은 대역을 제공합니다.
위 이미지의 왼쪽 파트의 경우 전원, 접지, 레퍼런스 전압, 제어신호 등의 접속부 이기때문에 모든 장비에 공통 파트이며 오른쪽의 경우 Lane 수의 증가에 따라 길어질 수 있으며 현재 대역의 제한은 슬롯의 기계적인 크기의 제한과 같은 상황입니다.
현재 가용중인 PCI-E 1.x와 2.0의 차이는 바로 클럭 주파수의 증가를 통한 대역의 증가가 차이이며 2.0 슬롯의 경우 하위 호환성을 제공합니다. 하지만 앞서 언급한 모든 슬롯의 동작 주파수가 동일하다는 특징을 기억한다면 2.0 슬롯에 1.x 장비를 장착하게 될 경우 모든 슬롯의 동작 주파수가 1.x의 클럭 주파수로 다운되어 성능을 희생해야한다는 특징이 있다는 것을 알 수 있습니다.
위의 표에 언급된 PCI-e 3.0의 경우 현재 개발중인 인터페이스 이며 2.0의 두배의 대역 그리고 현재 사용중인 하위 인터페이스 장비와의 호환성은 PCI-E 2.0과 마찬가지로 제공할 예정이라고 하며 현재 데이터 전송 구조인 8bit 데이터/10bit 시그널 구조로 인한 20%의 오버헤드(실재 전송할 양은 8비트이지만 시그널 구조가 10비트이기 때문에 8비트 전송할 양을 10비트 전송해야되는 문제..)와 관련해서도 근본적인 데이터/시그널 구조의 개선이 있을걸로 예상되고 있습니다.
! 1/GT는 1기가트렌스퍼로 10억을 의미
PCI-Express 하위 호환성
PCI-E 인터페이스는 physical (PHY), data link layer (DLL) 그리고 transaction layer (TL)의 세개의 독특한 모듈로 구성되어 있으며 각 모듈은 서로 독립적인 형태로 서로 영향을 미치지 않는 다고합니다.
위의 표와 같이 물리적인 버스 스피드의 경우 100Mhz로 모두 동일하지만 배수는 모두 다른 형태입니다. PCI-E 배수의 경우 고정적(메인보드의 장비 인식측면은 제외)이며 PCI-E 3.0의 경우 더욱 높은 배수의 사용을 통해 성능을 올리는 CPU의 배수 개념과 비슷한 형태의 성능 향상이라고 볼 수 있습니다.
앞서 언급한 PCI-E 2.0 슬롯에 1.x 장비를 사용하면 클럭이 다운되는 것과 같이 2.0장비를 1.x 슬롯에 사용할 경우 이와 같은 성능 하락이 있으며 이와 같은 모든 경우 시스템은 낮은 주파수로 동작하는 장비에 맞추게 된다는 것을 알 수 있습니다.
PCI-E 2.0 장비의 경우 모두 하위 호환성을 갖도록 만들어 졌지만 일부 PCI-E 1.x 메인보드에서 VGA를 찾을수 없다고 나오는 것은 PCI-E 2.0 장비를 사용했기 때문은 아니라는 것을 알 수 있으며 일부 문제가 발생하는 보드의 경우 VGA가 아닌 보드의 문제로 보는것이 맞다고 볼 수 있으며 업그레이드 시 이와 관련해서 자신이 구성하고자 하는 조합에 대해 알아보고 진행하는 것을 권장합니다.
원문 : http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3192&p=1
2008년 1월 7일 월요일
AMD R600 GPU 프로그래밍 문서 추가 공개
AMD는 M76(Mobility HD2600)과 RS690의 프로그래밍 데이터만을 담은 두번째 NDA-Free 문서를 내놓았다고
합니다. RadeonHD 개발자들에게는 이미 건내진 문서이지만 이번 발표로 인해 자유 소프트웨어 커뮤니티의 AMD 그래픽
프로세서들의 내부적인 동작에 대한 이해에 도움을 줄 것이라고 합니다.
문서는 X.Org 에 서 받을 수 있으며 M76 레지스터 가이드는 458페이지 RS690은 422페이지 입니다. AMD는 이 문서가 절대 엔드유져를 위한 문서가 아닌 개발자를 위한 문서이기 때문에 필요치 않은 경우 절대 다운로드 하지 않기를 당부하고 있으며 이번주 중에 자사의 웹사이트에 미러를 개설할 계획이라고 합니다.
출처 : http://www.phoronix.com/scan.php?page=article&item=960&num=1
p.s 추가로 원문에서는 LVTMA(TMDS2)와 i2c 정보의 공개를 통해 멀티 디스플레이 지원의 강화에 대한 움직임과 "tcore"라고 알려진 AMD 내부의 소프트웨어 개발용 코드의 공개 가능성 시사와 함께 DRM을 포함한 2D, 3D 기능의 지원 강화 그리고 기존의 독점 드라이버에 오픈소스 파트의 추가에 대해 언급하고 있습니다.
문서는 X.Org 에 서 받을 수 있으며 M76 레지스터 가이드는 458페이지 RS690은 422페이지 입니다. AMD는 이 문서가 절대 엔드유져를 위한 문서가 아닌 개발자를 위한 문서이기 때문에 필요치 않은 경우 절대 다운로드 하지 않기를 당부하고 있으며 이번주 중에 자사의 웹사이트에 미러를 개설할 계획이라고 합니다.
출처 : http://www.phoronix.com/scan.php?page=article&item=960&num=1
p.s 추가로 원문에서는 LVTMA(TMDS2)와 i2c 정보의 공개를 통해 멀티 디스플레이 지원의 강화에 대한 움직임과 "tcore"라고 알려진 AMD 내부의 소프트웨어 개발용 코드의 공개 가능성 시사와 함께 DRM을 포함한 2D, 3D 기능의 지원 강화 그리고 기존의 독점 드라이버에 오픈소스 파트의 추가에 대해 언급하고 있습니다.
피드 구독하기:
글 (Atom)